网站首页  词典首页

请输入您要查询的论文:

 

标题 基于FPGA的高速数字锁相环的设计与实现
范文 熊 磊 高培军 牟 丹
摘要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机信真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。
关键词:数字锁相环(DPLL);捕获时间;FPGA;VHDL
随便看

 

科学优质学术资源、百科知识分享平台,免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。

 

Copyright © 2004-2023 puapp.net All Rights Reserved
更新时间:2024/12/23 3:50:13