| 标题 | 基于异步ＦＩＦＯ实现不同的时钟域间数据传递的设计 |
| 范文 | 摘要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步 FIFO的方式给出了这个问题的一种解决方法，并采用VerU。g硬件描述语言通过前仿真和逻辑综 合完成设计。关键词：异步FIPO；时钟域；Veril。g |
| 随便看 |
|
科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。