基于VPX总线的SAR接口板卡设计
胡彦君++姜威++张会新++刘文怡
摘 要： 为了实现SAR实时成像的高清晰度与通信功能，采用VPX高速串行总线技术来实现高带宽，通过SRIO，PCI?E总线来进行板间互连，用千兆以太网实现与接口板卡之间的数据通信，并详细介绍了以FPGA，DAC和VPX串行总线为核心的接口板卡设计方案，同时对其中的信号模块、存储模块和千兆以太网模块的设计进行介绍。最后经过调试，验证了板卡设计的可行性。
关键词： SAR； VPX； 千兆以太网； 接口板卡； FPGA
中图分类号： TN911.73?34 文献标识码： A 文章编号： 1004?373X（2017）12?0140?04
Abstract： To realize the high resolution of SAR real?time imaging and communication function， the VPX high?speed serial bus technology is used to realize high bandwidth， the SRIO and PCI?E bus are employed for interconnection of the broads， and the gigabit Ethernet is adopted to implement the data communication among the interface boards. The design scheme of the interface board taking FPGA， DAC and VPX serial bus as the core is described in detail. The design of signal module， memory module and gigabit Ethernet module is introduced. The feasibility of the board design was verified in a test.
Keywords： SAR； VPX； gigabit Ethernet； interface board； FPGA
0 引 言
SAR是一种高分辨雷达，通过“合成孔径”和“脉冲压缩”实现方位向和距离向这两个方向的高分辨率成像，具有全天候的观测能力。无论是在战时实时监控的军事方面，还是实时的天气预报，监控等民用方面，都有广泛的应用[1]。
SAR实时成像处理功能的实现，要求数据处理器具有高的I/O吞吐能力，大的总线带宽。传统的实时成像系统所用的总线（如VME）。由于较小的总线带宽，造成了传输数据的瓶颈，致使分辨率下降，影响图像的质量。为了解决此问题，采用VPX总线标准进行系统设计。该标准具有很高的数据带宽，解决了数据传输瓶颈问题，并且VPX采用RT2连接器，该连接器具有很好的稳定性，适宜在航空，军事等恶劣的环境下使用。本文设计FPGA与VPX总线结合的接口板卡来满足设计的需求[2]。
1 SAR处理机系统方案
VPX技术采用高速串行总线代替并行总线，最高数据传输率可以达到10 Gb/s，通过RapidIO和Advanced Switching Interconnect现代工业串行交换结构，实现更高的背板宽度，支持以太网，SRIO，PCI?E等最新的工业串行接口[3]。
本文设计7個插槽，插入7个满足VPX标准的模块，采用PCI?E作为互连总线，连接每个插槽与底板之间的数据信号，用SRIO总线来实现板与板之间的信号传递，以太网作为附加总线，与外部进行联网输出控制。同时附加一个RapidIO交换机插槽，通过单星互连的VPX总线拓扑结构，将每块板卡的SRIO信号进行汇总，再通过交换机传递出去，不仅增加数据带宽，同时方便后期的检测。
SAR处理机是由一个定制机箱和多个模块组成，VPX处理机箱采用3U标准高度机箱，由图1可以看出处理机的内部系统框图，主要包括电源模块、两个信号处理模块、存储模块、采集模块、交换机模块、接口模块和底板。
SAR机箱底板作为功能模块之间信息交换的平台，通过VPX接口实现与模块的连接。VPX的P0槽为其他的功能模块提供电源，P1槽实现信息交换功能，SAR处理机的各功能模块之间的信息交换就是在P1槽实现的。具体的底板功能示意图如图2所示。
SAR实时成像机箱底板设计7个槽位，其中包括了1个RapidIO交换槽位进行走线，1个电源槽和5个功能槽。针对每个VPX插槽得P0，P1，P2这3个部分，进行了功能划分。P0作为功能连接器，主要用来连接时钟、电源、总线和测试信号等，P1是负责数据传输连接器，连接高速串行接口，P2作为普通的控制连接器，主要是负责连接一些控制信号和时钟。具体的底板互连信号方式如图3所示。
2 硬件设计
接口板卡作为SAR成像处理机的核心部分，它需要对来自采集板、存储板、处理板的信号进行整合，再通过以太网传输到外部设备上[4]。为了实现这些功能，要求接口板卡有很强的系统管理能力和很高的数据吞吐率。本文设计了一个由高性能的FPGA、VPX总线、千兆以太网接口、高速DAC和其他器件组成的接口板卡。
2.1 接口设计模块
接口板卡需要具有串口通信接口和USB接口，以确保稳定的数据传输；HDMI接口以保障清晰的显示图像，GPIO接口将产生16路标准的5 V的TTL电平；具有16位的带宽和125 kHz的数据采样率的模拟量采集接口；RapidIO和PCI?E高速接口来实现功能板卡之间的信号联系；还需要时钟接口和外部程序下载接口[5]。SAR成像接口板卡设计实现结构图如图4所示[6]。
2.2 信号模块
主控芯片选择的是Xilinx的XC7Z045芯片，最大的频率为800 MHz，支持外部DDR3，DDR2和NAND，NOR存储器，外部设备可接UART，SPI和GPIO等接口。信号产生模块采用AD9739芯片，工作最高时钟频率为2.5 GSPS，双端口LVDS接口，每个端口都为14位，数据传输速率在1.6～2.5 GS/s之间。端口采用源同步和双速率传递方式。
AD9739芯片通过IOUTP和IOUTN两个引脚提供输出，一对时钟输出引脚（DC?P和DC?N）和一对时钟输入引脚（DC?P1和DC?N1）来进行同步数据的输入[7]。AD9739通过SPI串口信号CS，SDIO，SDO和SCLK来进行芯片配置。通过IOUTP和IOUTN这两个引脚提供互补输出，输出的模拟差分信号通过变压器和SMA接口来实现信号输出。
2.3 时钟模块
时钟源的相位噪声和激励都能够直接耦合到输出，影响输出结果，所以时钟源也是必须考虑的一个影响因素[8]。本文设计采用了ADCLK914芯片，它是高压差分信号的芯片，工作频率7.5 GHz，时钟抖动小于110 fs，可以满足设计需求，具体的输入原理图如图5所示。
2.4 存储模块
本文中，FPGA外部存储选用的是DD3技术，工作电压为1.5 V，工作频率在800 MHz以上，相比于DD2，不仅容量变大，而且在同频率下，能够获得更高的带宽。本文使用MT41K256M16HA芯片，它有8个逻辑Bank，1 600 Mb/s的数据速率和16位数据位宽。为了满足1 GB的外部内存需求，采用2片DDR3芯片进行设计，与FPGA采用Fly?By方式连接[9]。连接原理图如图6所示。
2.5 千兆以太网接口模块
千兆以太网是在以太网的基础上发展起来的技术，它不仅保留了原来以太网技术规范，还拥有8 b/10 b的编码技术。千兆以太网在结构上主要包括媒体介入控制器（MAC）和物理层（PHY），而MAC与物理层芯片接口的实现是其关键部分，MAC层主要功能是实现以太网数据的封装、检测、管理，采用全双工和半双工工作模式。全双工与之前没有变化，在半双工模式下，为了达到千兆的速度，采用帧突发和载波扩展技术[10]。
本文为了完成接口板卡与外部控制界面的数据通信，实现数据的收发功能，选用了芯片88E1116R，该芯片是一款用于物理层的以太网收发器，支持多种类型标准的以太网[11]。千兆以太网设计电路采用25 MHz晶振的时钟，由芯片上4个config引脚来设置模式。具体原理图如图7所示。
2.6 高速PCB设计
本接口板卡上具有高速的数据线和信号线，所以在进行叠层结构安排的时候，要根据芯片引脚的数量，信号工作频率、电源类型等因素进行安排，还要考虑布线情况，在密集的高频电路布线区采用多层板来抑制信号干扰。一般来说两个信号层之间隔着一个电源层或者地层，能够很好地将三者分离，抑制信号层之间发生耦合[12]。本设计采用3U的机箱，PCB设计为10层，其中包括5个信号层，2个电源层和3个地层，为了抑制传输线的串扰，单端端接电阻50 Ω，差分端接100 Ω。接口板卡的叠层结构如图8所示。
3 调试结果
3.1 DDR3调试
向DDR3内存写入32位递增数（1，2…），测试写数据的速度；接着再对写入32位随机数进行写操作并进行测试，通过实验结果可以发现。DDR3的错误率为0，满足设计的要求。实验结果如表1所示。
3.2 千兆以太网调试
千兆以太网通过PING的方式进行检测，看其是否能够实现以太网的数据通信功能。在PING时接收到ICMP报文，通过对比发送和接收的报文来判断以太网口的连通情况，进而判断通信好坏。由图9可以看出，通过PING方式，数据发送与接收内容没有丢失，证明测试成功。
3.3 DAC调试
首先FPGA连接的RAM将波形数据存入，再通过FPGA将数据输出到A/D芯片中，最后由A/D将产出的数据发送出去。示波器测试到输出的数据为正弦波，而且没有很大的毛刺和不规则波动。通过波形可以看出，2片A/D芯片同步工作正常，基本满足技术要求。
4 结 论
本文采用SRIO，PCI?E总线技术提供板间内节点间的高速数据通道，通过高性能FPGA与D/A转换芯片提供的高I/O吞吐能力，千兆以太网的联网控制，实现了接口板卡与外界数据交换的功能，并且提高了图像处理的速度。该方案不仅能够实现SAR实时成像的要求，还能够广泛地应用在很多对数据要求高的信号处理系统中。
参考文献
[1] 王虹现，李刚，邢孟道.微型SAR的数字下变频设计[J].电子与信息学报，2010，32（2）：485?489.
[2] 张亚婷.新体制雷达的发展及应用[J].火控雷达技术，2011，40（3）：1?5.
[3] 钱宏博.基于多核DSP的雷达实时成像及JPEG压缩实现[D].西安：西安电子科技大学，2014.
[4] 张兴起.基于VPX标准和多核DSP阵列的信息处理平台设计[D].天津：天津大学，2012.
[5] 吕守业，龙腾，李方慧，等.基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现[J].电子技术应用，2003，29（11）：74?77.
[6] 谭高伟.基于多DSP的雷达实时成像信号处理机[D].西安：西安电子科技大学，2014.
[7] 樊石海.基于FPGA与AD的SAR实时成像处理机接口板卡设计[D].西安：西安电子科技的大学，2014.
[8] 牟士旭.SAR实时成像处理机的接口板卡和主控界面设计[D].西安：西安电子科技大学，2014.
[9] 胡功胜.基于多核DSP与FPGA的雷达信号处理板设计[D].西安：西安电子科技大学，2014.
[10] 冯洋.Open VPX高性能雷达实时信号处理系统的设计与实现[D].北京：北京理工大学，2015.
[11] 周换.基于PCI?Express总线的雷达数据采集系统显控软件设计[D].西安：西安电子科技的大学，2013.
[12] 田广锟，范如东.高速电路PCB设计与EMC技术分析[M].电子工业出版社，2011：246?264.
摘 要： 为了实现SAR实时成像的高清晰度与通信功能，采用VPX高速串行总线技术来实现高带宽，通过SRIO，PCI?E总线来进行板间互连，用千兆以太网实现与接口板卡之间的数据通信，并详细介绍了以FPGA，DAC和VPX串行总线为核心的接口板卡设计方案，同时对其中的信号模块、存储模块和千兆以太网模块的设计进行介绍。最后经过调试，验证了板卡设计的可行性。
关键词： SAR； VPX； 千兆以太网； 接口板卡； FPGA
中图分类号： TN911.73?34 文献标识码： A 文章编号： 1004?373X（2017）12?0140?04
Abstract： To realize the high resolution of SAR real?time imaging and communication function， the VPX high?speed serial bus technology is used to realize high bandwidth， the SRIO and PCI?E bus are employed for interconnection of the broads， and the gigabit Ethernet is adopted to implement the data communication among the interface boards. The design scheme of the interface board taking FPGA， DAC and VPX serial bus as the core is described in detail. The design of signal module， memory module and gigabit Ethernet module is introduced. The feasibility of the board design was verified in a test.
Keywords： SAR； VPX； gigabit Ethernet； interface board； FPGA
0 引 言
SAR是一种高分辨雷达，通过“合成孔径”和“脉冲压缩”实现方位向和距离向这两个方向的高分辨率成像，具有全天候的观测能力。无论是在战时实时监控的军事方面，还是实时的天气预报，监控等民用方面，都有广泛的应用[1]。
SAR实时成像处理功能的实现，要求数据处理器具有高的I/O吞吐能力，大的总线带宽。传统的实时成像系统所用的总线（如VME）。由于较小的总线带宽，造成了传输数据的瓶颈，致使分辨率下降，影响图像的质量。为了解决此问题，采用VPX总线标准进行系统设计。该标准具有很高的数据带宽，解决了数据传输瓶颈问题，并且VPX采用RT2连接器，该连接器具有很好的稳定性，适宜在航空，军事等恶劣的环境下使用。本文设计FPGA与VPX总线结合的接口板卡来满足设计的需求[2]。
1 SAR处理机系统方案
VPX技术采用高速串行总线代替并行总线，最高数据传输率可以达到10 Gb/s，通过RapidIO和Advanced Switching Interconnect现代工业串行交换结构，实现更高的背板宽度，支持以太网，SRIO，PCI?E等最新的工业串行接口[3]。
本文设计7個插槽，插入7个满足VPX标准的模块，采用PCI?E作为互连总线，连接每个插槽与底板之间的数据信号，用SRIO总线来实现板与板之间的信号传递，以太网作为附加总线，与外部进行联网输出控制。同时附加一个RapidIO交换机插槽，通过单星互连的VPX总线拓扑结构，将每块板卡的SRIO信号进行汇总，再通过交换机传递出去，不仅增加数据带宽，同时方便后期的检测。
SAR处理机是由一个定制机箱和多个模块组成，VPX处理机箱采用3U标准高度机箱，由图1可以看出处理机的内部系统框图，主要包括电源模块、两个信号处理模块、存储模块、采集模块、交换机模块、接口模块和底板。
SAR机箱底板作为功能模块之间信息交换的平台，通过VPX接口实现与模块的连接。VPX的P0槽为其他的功能模块提供电源，P1槽实现信息交换功能，SAR处理机的各功能模块之间的信息交换就是在P1槽实现的。具体的底板功能示意图如图2所示。
SAR实时成像机箱底板设计7个槽位，其中包括了1个RapidIO交换槽位进行走线，1个电源槽和5个功能槽。针对每个VPX插槽得P0，P1，P2这3个部分，进行了功能划分。P0作为功能连接器，主要用来连接时钟、电源、总线和测试信号等，P1是负责数据传输连接器，连接高速串行接口，P2作为普通的控制连接器，主要是负责连接一些控制信号和时钟。具体的底板互连信号方式如图3所示。
2 硬件设计
接口板卡作为SAR成像处理机的核心部分，它需要对来自采集板、存储板、处理板的信号进行整合，再通过以太网传输到外部设备上[4]。为了实现这些功能，要求接口板卡有很强的系统管理能力和很高的数据吞吐率。本文设计了一个由高性能的FPGA、VPX总线、千兆以太网接口、高速DAC和其他器件组成的接口板卡。
2.1 接口设计模块
接口板卡需要具有串口通信接口和USB接口，以确保稳定的数据传输；HDMI接口以保障清晰的显示图像，GPIO接口将产生16路标准的5 V的TTL电平；具有16位的带宽和125 kHz的数据采样率的模拟量采集接口；RapidIO和PCI?E高速接口来实现功能板卡之间的信号联系；还需要时钟接口和外部程序下载接口[5]。SAR成像接口板卡设计实现结构图如图4所示[6]。
2.2 信号模块
主控芯片选择的是Xilinx的XC7Z045芯片，最大的频率为800 MHz，支持外部DDR3，DDR2和NAND，NOR存储器，外部设备可接UART，SPI和GPIO等接口。信号产生模块采用AD9739芯片，工作最高时钟频率为2.5 GSPS，双端口LVDS接口，每个端口都为14位，数据传输速率在1.6～2.5 GS/s之间。端口采用源同步和双速率传递方式。
AD9739芯片通过IOUTP和IOUTN两个引脚提供输出，一对时钟输出引脚（DC?P和DC?N）和一对时钟输入引脚（DC?P1和DC?N1）来进行同步数据的输入[7]。AD9739通过SPI串口信号CS，SDIO，SDO和SCLK来进行芯片配置。通过IOUTP和IOUTN这两个引脚提供互补输出，输出的模拟差分信号通过变压器和SMA接口来实现信号输出。
2.3 时钟模块
时钟源的相位噪声和激励都能够直接耦合到输出，影响输出结果，所以时钟源也是必须考虑的一个影响因素[8]。本文设计采用了ADCLK914芯片，它是高压差分信号的芯片，工作频率7.5 GHz，时钟抖动小于110 fs，可以满足设计需求，具体的输入原理图如图5所示。
2.4 存储模块
本文中，FPGA外部存储选用的是DD3技术，工作电压为1.5 V，工作频率在800 MHz以上，相比于DD2，不仅容量变大，而且在同频率下，能够获得更高的带宽。本文使用MT41K256M16HA芯片，它有8个逻辑Bank，1 600 Mb/s的数据速率和16位数据位宽。为了满足1 GB的外部内存需求，采用2片DDR3芯片进行设计，与FPGA采用Fly?By方式连接[9]。连接原理图如图6所示。
2.5 千兆以太网接口模块
千兆以太网是在以太网的基础上发展起来的技术，它不仅保留了原来以太网技术规范，还拥有8 b/10 b的编码技术。千兆以太网在结构上主要包括媒体介入控制器（MAC）和物理层（PHY），而MAC与物理层芯片接口的实现是其关键部分，MAC层主要功能是实现以太网数据的封装、检测、管理，采用全双工和半双工工作模式。全双工与之前没有变化，在半双工模式下，为了达到千兆的速度，采用帧突发和载波扩展技术[10]。
本文为了完成接口板卡与外部控制界面的数据通信，实现数据的收发功能，选用了芯片88E1116R，该芯片是一款用于物理层的以太网收发器，支持多种类型标准的以太网[11]。千兆以太网设计电路采用25 MHz晶振的时钟，由芯片上4个config引脚来设置模式。具体原理图如图7所示。
2.6 高速PCB设计
本接口板卡上具有高速的数据线和信号线，所以在进行叠层结构安排的时候，要根据芯片引脚的数量，信号工作频率、电源类型等因素进行安排，还要考虑布线情况，在密集的高频电路布线区采用多层板来抑制信号干扰。一般来说两个信号层之间隔着一个电源层或者地层，能够很好地将三者分离，抑制信号层之间发生耦合[12]。本设计采用3U的机箱，PCB设计为10层，其中包括5个信号层，2个电源层和3个地层，为了抑制传输线的串扰，单端端接电阻50 Ω，差分端接100 Ω。接口板卡的叠层结构如图8所示。
3 调试结果
3.1 DDR3调试
向DDR3内存写入32位递增数（1，2…），测试写数据的速度；接着再对写入32位随机数进行写操作并进行测试，通过实验结果可以发现。DDR3的错误率为0，满足设计的要求。实验结果如表1所示。
3.2 千兆以太网调试
千兆以太网通过PING的方式进行检测，看其是否能够实现以太网的数据通信功能。在PING时接收到ICMP报文，通过对比发送和接收的报文来判断以太网口的连通情况，进而判断通信好坏。由图9可以看出，通过PING方式，数据发送与接收内容没有丢失，证明测试成功。
3.3 DAC调试
首先FPGA连接的RAM将波形数据存入，再通过FPGA将数据输出到A/D芯片中，最后由A/D将产出的数据发送出去。示波器测试到输出的数据为正弦波，而且没有很大的毛刺和不规则波动。通过波形可以看出，2片A/D芯片同步工作正常，基本满足技术要求。
4 结 论
本文采用SRIO，PCI?E总线技术提供板间内节点间的高速数据通道，通过高性能FPGA与D/A转换芯片提供的高I/O吞吐能力，千兆以太网的联网控制，实现了接口板卡与外界数据交换的功能，并且提高了图像处理的速度。该方案不仅能够实现SAR实时成像的要求，还能够广泛地应用在很多对数据要求高的信号处理系统中。
参考文献
[1] 王虹现，李刚，邢孟道.微型SAR的数字下变频设计[J].电子与信息学报，2010，32（2）：485?489.
[2] 张亚婷.新体制雷达的发展及应用[J].火控雷达技术，2011，40（3）：1?5.
[3] 钱宏博.基于多核DSP的雷达实时成像及JPEG压缩实现[D].西安：西安电子科技大学，2014.
[4] 张兴起.基于VPX标准和多核DSP阵列的信息处理平台设计[D].天津：天津大学，2012.
[5] 吕守业，龙腾，李方慧，等.基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现[J].电子技术应用，2003，29（11）：74?77.
[6] 谭高伟.基于多DSP的雷达实时成像信号处理机[D].西安：西安电子科技大学，2014.
[7] 樊石海.基于FPGA与AD的SAR实时成像处理机接口板卡设计[D].西安：西安电子科技的大学，2014.
[8] 牟士旭.SAR实时成像处理机的接口板卡和主控界面设计[D].西安：西安电子科技大学，2014.
[9] 胡功胜.基于多核DSP与FPGA的雷达信号处理板设计[D].西安：西安电子科技大学，2014.
[10] 冯洋.Open VPX高性能雷达实时信号处理系统的设计与实现[D].北京：北京理工大学，2015.
[11] 周换.基于PCI?Express总线的雷达数据采集系统显控软件设计[D].西安：西安电子科技的大学，2013.
[12] 田广锟，范如东.高速电路PCB设计与EMC技术分析[M].电子工业出版社，2011：246?264.
