| 标题 | 缓解由NBTI效应引起的电路老化研究 |
| 范文 | 王威猛 摘要：随着科学技术的进步，晶体管尺寸不断逼近物力极限，使得NBTI（ （Negative Bias Temperature Instability））效应成为影响集成电路老化的主要因素。现有很多方法缓解电路的NBTI效应，如门替换、输入向量控制等。针对两种方法的优缺点，如何避免每种方法的缺点而尽可能地发挥其最大的优势成为研究的重点。 关键词：NBTI效应；电路老化；门替换；输入向量控制 中图分类号：TN407 文献标识码：A 文章编号：1009-3044（2019）07-0263-02 Abstract： With the advancement of science and technology， the transistor size is approaching the physical limit， making the NBTI （Negative Bias Temperature Instability） effect a major factor affecting the aging of integrated circuits. There are many methods to mitigate the NBTI effects of circuits， such as gate replacement， input vector control， and so on. In view of the advantages and disadvantages of the two methods， how to avoid the shortcomings of each method and maximize its advantages has become the focus of research. Key words： NBTI effect； circuit aging； gate replacement； input vector control 晶體管制造工艺进入纳米级别后，老化成为影响集成电路可靠性的主要原因。在晶体管的工艺尺寸低于45nm时，负偏置温度不稳定性（ negative bias temperature instability，NBTI） 效应成为影响电路老化的主要因素[1]。当PMOS晶体管处于负偏置（即，Vgs = -Vdd）时，在电场力的左右下，晶体管表面的Si-H键发生断裂，产生大量的正电离子，导致阈值电压升高，发生NBTI效应。而当Vgs = Vdd时，在反电场力的作用下，部分Si-H键又重新组合，使得阈值电压降低，老化得到缓解。在很长一段时间内，这种阈值电压升高可能会导致PMOS器件的延迟显著增加，电路速度降低约10%-20%[2]，甚至有可能导致电路功能故障[3]。 因此，缓解NBTI效应对提高电路可靠性的影响非常重要。 关于NBTI的早期研究主要集中在阈值电压退化的分析以及半导体器件驱动电流的影响上。后来，许多学者研究了NBTI建模和缓解技术。提出了电路级NBTI退化分析模型，并提出了考虑NBTI退化的静态时序分析（STA）技术。基于NBTI的电路性能降级模型和STA技术，学者们已经经研究了可以减轻NBTI影响的设计技术。包括在电路设计之初就执行的门替换[4，5，6，7]（gate replace）方法，以及在电路老化缓解阶段实施的输入向量控制方法[8，9，10]（input vector control）。由于电路并不是一直处于运转状态，完全可以在电路待机时使用以上方法对其进行老化防护，缓解其老化以保证电路在寿命年限里不因老化而引发电路的可靠性问题。 1 方法介绍 1.1 门替换方法 在电路设计之初，将容易被老化感知的逻辑门进行替换，使能够在电路待机时能够处于老化缓解阶段。具体方法就是对容易老化的门的扇入门进行替换，为其增加一个Sleep信号，当电路正常工作时，sleep=0，不影响电路正常工作，当电路待机时，Sleep=1，此时的Sleep信号用来缓解电路老化。图1为使用门替换方法缓解NBTI效应的实例。 1.2 输入向量控制方法 输入向量控制方法是在电路待机时，在电路的输入端输入控制向量，使电路中的老化敏感门的输入都为1，处于NBTI恢复阶段，从而达到缓解电路老化的目的。输入向量控制方法与门替换方法类似，都是为了将处于待机状态时的老化敏感门的输入控制为1，但是两个方法实施的阶段不同，门替换方法是在电路的设计之初就对其进行替换，而输入向量控制方法则是在电路已经工作之后。图2为输入向量控制方法的一个具体实例。 当图2中的电路处于待机模式时，在其输入端输入控制向量01111，电路中的绝大多数逻辑门的输入都为1，使得整个电路处于最佳老化缓解阶段。输入向量控制方法相比较门替换方法而言能减小电路的面积开销，尤其是当电路比较小的时候，能获得更好的优化效果。但是当电路规模变大时，逻辑门的数量变多，输入向量对电路的控制能力减弱。由图2可知，电路中并不是所有的逻辑门的输入都为1，逻辑门G0和G1的一个输入引脚为0，因此输入向量控制方法并不适合大规模集成电路的老化仿防护。 2 总结 根据门替换方法与输入向量控制方法的优缺点可知，单独使用其中一种方法很难让电路处于最佳的老化防护状态。因此，我们可以将两个方法结合使用，既能最大化的防护电路老化，又能减小面积开销。但是，要避免两个方法相互干扰问题，因为门替换方法会改变逻辑门的输出，而逻辑门的输入输出一旦发生变化时，会破坏输入向量对电路的控制，甚至会完全打乱输入向量控制方法对电路的老化防护，所以门替换方法与输入向量控制方法结合使用时，如何避免两个方法相互干扰是一个不容忽视的问题。 参考文献： [1] Sculptoreanu A， Aura K F， de Groat W C. NBTI-aware bit line voltage control with boosted supply voltage for improvement of 6T SRAM cell read stability[C]//International Conference on Synthesis， Modeling， Analysis and Simulation Methods and Applications To Circuit Design. IEEE， 2015：1-4. [2] Wang W， Yang S， Bhardwaj S， et al. The impact of NBTI on the performance of combinational and sequential circuits[C]// Design Automation Conference， 2007. DAC '07. ACM/IEEE. IEEE， 2007：364-369. [3] S. Borkar， “Electronics beyond nano-scale cmos，” in Proc. DAC， 2006，pp. 807–808. [4] Zhang G， Yi M， Miao Y， et al. NBTI-induced circuit aging optimization by protectability-aware gate replacement technique[C]// Test Symposium. IEEE， 2015：1-4. [5] Wu Q， Yi M， Yuan S， et al. Effective critical gate identification for mitigating circuit aging using gate replacement[C]// IEEE International Conference on Electronic Measurement & Instruments. IEEE， 2017：204-208. [6] Liang H， Tao Z， Li Y. Efficient method to mitigate NBTI-induced circuit degradation by gate replacement techniques[J]. Journal of Electronic Measurement & Instrument， 2013， 27（11）：1011-1017. [7] Ghane M，Zarandi H R. Gate merging：An NBTI mitigation method to eliminate critical internal nodes in digital circuits[C]∥Parallel，Distributed，and Network-Based Processing （ PDP），IEEE，2016：786 - 791. [8] Pendyala S， Islam S A， Katkoori S. Gate Level NBTI and Leakage Co-optimization in Combinational Circuits with Input Vector Cycling[J]. IEEE Transactions on Emerging Topics in Computing， 2018， PP（99）：1-1. [9] Wang Y， Chen X， Wang W， et al. Leakage Power and Circuit Aging Cooptimization by Gate Replacement Techniques[J]. IEEE Transactions on Very Large Scale Integration Systems， 2011， 19（4）：615-628. [10] Ibrahim W. Identifying the Worst Reliability Input Vectors and the Associated Critical Logic Gates[J]. IEEE Transactions on Computers， 2016， 65（6）：1748. 【通聯编辑：唐一东】 |
| 随便看 |
|
科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。