《基于FPGA和DSP的图像采集与处理系统》-工学论文，通信论文-论文范文参考-科学狗论文网

标题

基于FPGA和DSP的图像采集与处理系统

范文

杨双国杨继红全定可

【摘要】本文设计了一种基于FPGA和DSP的图像采集与处理系统，介绍了该系统的基本硬件结构，对其实现过程进行了阐述，并对其进行了仿真验证，最终在上位机显示了处理的结果。本文重点讨论了图像采集的逻辑时序部分并附有相关程序。结果表明，此方案具很好的可靠性与稳定性，并在工业应用中取得了良好的效果。

【关键词】 FPGA DSP 图像采集与处理

Based on FPGA and DSP image acquisition and processing system

Yang Shuang-guo1 Yang Jihong Quan Dingke（Guangzhou institute of information technology， Guangzhou510075， China）

Abstract： This paper introduces a design based on FPGA and DSP image acquisition and processing system， this paper introduces the basic hardware structure of the system， the realization process is discussed， and the simulation results are passed， and finally in the upper machine shows that the result of the treatment. this paper mainly discussed the image acquisition logic sequence part with relevant procedure. The results indicate that this method has a good reliability and stability， and in industrial applications has obtained the good effect.

Key words： FPGA，DSP，image acquisition and processing

一、引言

现阶段用于数字图像处理的系统有很多种，而从成本、性能、开发难易程度等多方面的考虑，基于FPGA和DSP的灵活性高、实用性强、可靠性高的图像采集与处理系统脱颖而出。通常的方法是以FPGA和DSP作为系统的处理器，即由FPGA 承担图像采集和预处理功能，DSP实现更复杂的图像处理算法。在这样一种结构之上如何扩展系统的应用，增加其灵活性并减少因前期设计不当造成的风险是设计前需要重点考虑的问题。本文提出了一种实时图像采集和处理系统的设计方法，该系统以DSP为核心，结合FPGA构成实时图像采集和处理系统电路。

二、系统设计

2.1系统整体结构

如上图1所示，本系统采用模块化设计思想，整个系统由照明电路、成像电路（线阵相机）、图像采集与预处理电路（A3P125）、图像处理电路（TMS320C6713B）、网络通信与显示电路（W5300）及外围电路组成。外围电路主要包括接口电路、电平转换电路、SDRAM图像存储器、FLASH程序存储器及TMS320C6713B和A3P125外围电路（复位、电源连接等）。

2.2 系统工作流程

如图2所示，首先，通过串行接口对相机进行设置，本方案的设置要求为：相机设置为工作模式6，即：外部触发信号触发（EXSYNC），内部可编程曝光时间（设置为20us）。相机分辨率设为1024个像素（14μm x 14μm），每个像素设置为10位。其次，实现对图像的采集。在EXSYNC的下降沿触发相机，经过适当的曝光时间，在 LVAL的上升沿开始采集数据，由于相机的数据率为40M，在每个时钟的上升沿传送一个像素值，经过1024个上升沿，即25us，一帧数据被传输到FPGA的FIFO中。也即：被测物体的光信息通过光学系统，在CCD光敏面元上形成光学图象，CCD器件把光敏元件上的光信息转换成与光强成比例的电荷量。用一定频率的时钟脉冲对CCD进行驱动，经电路转换，得到被测对象的视频信号，该视频信号是28个单端数据信号。Camera Link驱动器接收此28个单端数据信号和1个时钟信号，这些信号以7：1的比例被串行发送.也就是5对LVDS信号通道上分别传输4组LVDS数据流和l组LVDS时钟信号。即完成28位数据的同步传输只需5对线[3]。接收端使用DS90CR288A进行解调，解调后的数据传入FPGA的FIFO中。采集的时序如下图3所示。twSYNC表示曝光所需的EXSYNC的低电平最小持续时间；tLINE PERIOD表示数据采集的周期；twSYNC_INT表示为了保证恰当的操作所需的高电平最小持续时间；tREADOUT表示读取一帧数据所需的时间。

最后，FPGA对数据进行预处理之后，传输给DSP，由DSP对数据做最终的处理，W5300在上位机上可观察到结果，部分数据也可通过UART与上位机通信。

三、主要单元模块说明

1、图像获取模块。该方案的前端采用DALSA的Spyder2线阵相机，分辨率为2048像素（14μm x 14μm），线率高达65kHz[1]。通过设置适当的触发时间，将捕获的视频信号通过Camera Link连接线缆传输到图像采集模块。

2、FPGA控制模块。本方案采用了Actel公司推出的第三代基于FLASH（闪存）的可编程器件ProASIC3系列中的A3P125芯片，该FPGA具有125000个系统门，典型等效宏单元1024个，内嵌36K的RAM和1K的FlashROM，具有高密度、低功耗、非易失及可重复编程等特点。采用其来实现数据的采集、预处理以及控制功能更合适，设计者可以将更多的精力放在系统的设计上，而主要功能可以通过Verilog HDL语言较为轻松地实现。以下是采集部分的数据接收程序：

module sample （start，clk_500k，AD_D，cnt，frame_cnt，state，sel，cam_d）；

input start；

input clk_500k；

input [9：0] AD_D；

output reg [3：0] cnt；

output reg [14：0] frame_cnt；

output reg state；

output reg sel；

output reg [15：0] cam_d；

always @（negedge clk_500k） begin

if （～start） begin

cnt <=0；

state<=0；

sel <=0；

frame_cnt <= 0；

end

else begin

case （state）

1b0： begin

state <= 1；

sel <=1；

end

1b1： begin

sel <= 0；

if （cnt == 15） begin

state <= 0；

cnt <= 0；

frame_cnt <= frame_cnt +1；

end

else cnt <= cnt+1；

end

endcase

end

always @（sel，frame_cnt，AD_D） begin

if （sel） cam_d = {1b1，frame_cnt}；

else cam_d = {6b000000，AD_D}；

end

endmodule

3、DSP处理模块。本方案采用了美国TI公司的高性能浮点数字信号处理器TMS320C6713B。它采用先进的超长指令字结构，为单精度（32位）和64位（双字）的IEEE浮点操作提供硬件支持，且32位整型乘法可以获得32位或64位结果。其内部有8个独立的功能单元，2个定点算术逻辑单元（ALU），2个浮点乘法器，4个浮点ALU，每个周期可以执行8个32位指令。这些都为数据处理带来了极大方便[2]。

4、上位机显示模块。本方案除了用串行通信与上位机进行数据交换外，主要采用网口将DSP处理的数据传输到上位机，进行数据的分析。网络处理使用了W5300芯片，W5300是一款0.18μm CMOS 工艺的单芯片器件，内部集成10/100M 以太网控制器，MAC和TCP/IP协议栈。W5300与主机（MCU）采用总线接口。通过直接访问方式，W5300可以很容易与主机接口，就像访问SRAM 存储器[5]。

四、结论

本文面向实时图像采集和处理，采用模块化设计思想，以TMS320C6713B、A3P125、W5300为主实现了视频图像采集和处理系统的硬件电路，整个系统结构简单，各个模块功能清晰明了。经后期项目验证：系统稳定性高，处理速度快，能满足设计要求，为实现更好的嵌入式图像处理系统提供了一个良好的解决方案。

参考文献

[1] DALSA.2011.Manual_Spyder2_rev04[G]. [S.I.]： DALSA，2011.

[2] TI.TMS320C6713B Floating-Point Digital Signal Processor[G]. [S.I.]： TI，2006.http：//www.ti.com.cn/cn/lit/ds/sprs294b/sprs294b.pdf

[3] 王小艳，张会新，孙永生.CamemLink协议和FPGA的数字图像信号源设计[J].国外电子元器件，2008，16（7）：59-61.

[4] Microsemi Corporation.2012.ProASIC3 Flash Family FPGAs Datasheet[G]. [S.I.]： Microsemi Corporation，2012.http：//www.actel.com/ documents/PA3_DS.pdf

[5] 北京博控自动化技术有限公司.W5300中文用户数据手册-v1.2.2

随便看

科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。