| 标题 | 基于ＦＰＧＡ的ＨＤＬＣ转Ｅ１传输控制器的实现 |
| 范文 | 张 强等 摘要：本文介绍了一种用FPGA实现的HDLC转E1的协议控制器，能实现将速率为N×64Kbps（N=1～124）的HDLC数据分接至M路（M=1～4）E1信道中的传输，并允许各路E1的最大时延为64ms。讨论了E1帧结构设计和系统的FPGA实现方法。 关键词：帧结构；HDLC；E1；FPGA |
| 随便看 |
|
科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。