| 标题 | 基于FPGA的DVI视频信号发生器设计 |
| 范文 | 邸兴+张杰 摘 ?要： 为了研究满足工业视频显示应用中需要的便携式非标准时序DVI视频信号。使用STM32生成需要显示的DVI视频数据，通过FSMC接口送入FPGA外挂的SDRAM中，FPGA内部视频信号产生逻辑读取SDRAM中的数据，按照DVI视频的时序产生满足要求的RGB并行视频数，送入DVI视频信号编码芯片产生标准的TMDS串行DVI视频流。完成了基于FPGA的非标准视频信号发生器硬件电路设计，产生可以用作工业视频信号源的DVI视频信号。以较小的板卡体积和设备功耗，为便携式非标准工业DVI视频应用提供了一种新的解决方案。 关键词： FPGA; DVI; 微控制器 视频显示 中图分类号： TN919?34; TP23 ? ? ? ? ? ? ? ? ? ?文献标识码： A ? ? ? ? ? ? ? ? ? ? 文章编号： 1004?373X（2015）02?0069?04 Design of DVI video signal generator based on FPGA DI Xing， ZHANG Jie （Chinese Flight Test Establishment， Xian 710089， China） Abstract：In order to research portable non?standard time?sequence DVI video signal applied to industrial video display， STM32 is used to generate DVI video data， （which will be sent to SDRAM plugged in FPGA through the FSMC interface， and then read by the logic generated by the internal video signal in FPGA）， the parallel RGB video is generated according to the DVI video signal time?sequence， which will be sent to DVI video encoding chip to generate standard TMDS serial DVI video flow. The hardware circuit of non?standard video signal generator based on FPGA was designed. DVI video signal was generated which can be used as industrial video source. With a smaller board size and power consumption， a new solution was provided to meet the industrial application of portable non?standard DVI video. Keywords： FPGA; DVI; micro controller; video display 随着视频传输技术的不断发展，视频格式已经从以前的复合模拟视频发展到VGA视频，再到当前应用比较广泛的DVI数字视频[1]，DVI数字视频以其高的图像质量成为了当前视频显示技术的主流，在某些工业控制场合中，需要使用DVI接口显示某些数据内容，但是所采用的时序标准不是主流的时序标准，例如刷新率不是常用的60 Hz，而是72 Hz或者其他数值，采用具有DVI接口的处理器就无法满足显示需求，本文使用FPGA（现场可编程门阵列）作为主控器件，实现非常用时序的DVI视频信号的产生。 1 ?总体设计 基于FPGA的DVI视频信号发生器的工作模式类似于计算机显卡的工作方式，处理器负责产生需要显示的信息，并通过数据接收送入显卡中（计算机采用PCI?E接口，本设计中采用8080接口），显卡接收到数据后将显示数据存储于显存中，由DVI信号编码逻辑读取显存中的数据完成视频信号的显示刷新。 本设计使用FPGA产生DVI信号时序逻辑[2]，产生标准的RGB并行数据和行场同步信号送入DVI编码芯片，DVI编码芯片将视频信号编码为TMDS视频信号流， DVI视频需要显示的数据由CPU通过8080接口送入FPGA，FPGA将需要显示的数据接收后放入显存中，需要显示时从显存中读出数据显示，由FPGA内部逻辑完成显示数据的产生和刷新工作。 2 ?DVI视频接口 数字视频接口（DVI）是基于Silicon Image公司的专利技术，使用TMDS（Transition Minimized Differential Signaling）技术来传输数字信号，TMDS运用先进的编码算法把8 b数据（R、G、B中的每路基色信号）通过最小转换编码为10 b数据（包含行场同步信息、时钟信息、数据DE、纠错等），经过DC平衡后，采用差分信号传输数据，它和LVDS、TTL相比有较好的电磁兼容性能，可以用低成本的专用电缆实现长距离、高质量的数字信号传输。 <E：＼王芳＼现代电子技术201502＼Image＼09t1.tif> 图1 DVI视频信号发生器系统框图 TMDS通过异或及异或非等逻辑算法将原始信号数据转换成10位，前8位数据由原始信号经运算后获得，第9位指示运算的方式，第10位用来对应直流平衡（DC?balanced）即指在编码过程中保证信道中直流偏移为零，电平转化实现不同逻辑接口间的匹配，转换后的数据以差分传动方式传送。这种算法使得被传输信号过渡过程的上冲和下冲减小，传输的数据趋于直流平衡，使信号对传输线的电磁干扰减少，提高信号传输的速度和可靠性。在DVI标准中对接口的无力方式、电气指标、时钟方式、编码方式、传输方式、数据方式等进行了严格的定义和规范。在DVI标准中还增加了一个热插拔探测信号，从而真正实现了即插即用。 3 ?视频信号发生器设计 基于FPGA的DVI视频信号发生器采用ALTERA公司的FPGA芯片EP2C5T144C8N作为显示逻辑产生的主要器件，显存采用HYNIX公司的SDRAM芯片 HY57V641620，CPU采用意法半导体的STM32作为显示内容发生单元，DVI编码接口芯片采用Silicon Image公司的SiI9134芯片完成DVI信号的编码。 3.1 ?EP2C5T144C8N系列FPGA EP2C5T144C8N属于ALTERA公司的Cyclone Ⅱ系列FPGA，它具有4608个宏单元，119 808 b SRAM，内含2个PLL，核心电压1.15～1.25 V，最高工作频率可达320 MHz，输入/输出接口支持LVTTL， LVCMOS， SSTL?2， SSTL?18， HSTL?18， HSTL?15多种电平标准。 3.2 ?SDRAM 在信息处理中，特别是在实时视频图像处理中，通常都要对实现视频图像进行处理，而这首先必须设计大容量的存储器，同步动态随机存储器SDRAM以其价格低廉、容量大等优点，成为设计中最常用的显存芯片。 同步动态随机存储器（Synchronous Dynamic Random Access Memory，SDRAM）同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。本设计中使用的SDRAM为HY57V641620HG，它采用67、108、864位CMOS工艺制造的SDRAM动态随机存储器，随主存储器同步输入和输出工作。容量由1M×16位的存储器组成，具有16位数据总线，每个存储体由16位、256个字符、4 096页组成。采用3.3 V电源供电，所有引脚设计兼容LVTTL，所有输入和输出以时钟为参考，内部数据功能在UDQM或LDQM里进行处理，内含4个地址解码模块，具有自动恢复和自身恢复功能，每64 ms可产生4 096个刷新周期，同时具有可编程控制功能。 3.3 ?STM32F103VCT6系列ARM微控制器 STM32F103VCT6使用高性能的ARM Cortex?M3 32位的RISC内核，工作频率为72 MHz，内置高速存储器（高达256 KB的闪存和48 KB的SRAM），丰富的增强I/O端口和联接到两条APB总线的外设。所有型号的器件都包含2个12位的ADC、3个通用16位定时器和一个PWM定时器，还包含标准和先进的通信接口：多达2个I2C和SPI、3个USART、一个USB和一个CAN。供电电压2.0 ～3.6 V，一系列的省电模式保证低功耗应用的要求。 3.4 ?DVI编码芯片SiI9134 SiI9134是Silicon Image公司的DVI接口芯片，它将标准的RGB并行数字信号在行场同步信号、像素时钟信号和DE使能信号的配合下，编码成符合DVI1.0标准的TMDS数字信号输出，内核采用1.8 V供电，最高可支持36位颜色深度的1 080P@60 Hz视频，内部集成了YUV转RGB转换器，可编程的数据使能（DE）生成器，可以满足大多数的DVI视频编码需求。 4 ?系统硬件设计 4.1 ?电源部分硬件设计 整个电路系统需要的电源电压有5 V，3.3 V，1.8 V，1.2 V规格的电压，所以电路系统设计过程中采用AC?DC产生5 V电压，再使用LDO将5 V电压转换成3.3 V、1.8 V、1.2 V需要的电压。主电源使用金升阳LH05?13B05 AC?DC电源，它可将220 V交流电源直接转换成直流5 V输出，具有宽输入电压：85～305 VAC/120～430 VDC，军工级低温工作范围：-40～70 ℃，转换效率高达87%，满足IEC60950、EN60950、UL60950安规认证标准，具有输出短路、过压、过流等保护功能。3.3 V的LDO芯片选用美国国家半导体公司的LM1085?3.3，将5 V电压转换成3.3 V它具有最大3 A的输出电流，可以满足本设计的要求。1.8 V和1.2 V的LDO芯片选用TI公司的TLV1117芯片，完成电压转换。电源电路设计见图2。 <E：＼王芳＼现代电子技术201502＼Image＼09t2.tif> 图2 视频信号发生器电源电路 4.2 ?DVI视频接口部分硬件设计 由于SiI9134最大支持36位颜色深度，本设计使用的是24位颜色深度，所以在设计过程中将RGB三种颜色的低4位数据位接地，使用高8位数据位。SiI9134支持HDMI1.3标准，有音频编码功能，本设计中不涉及音频部分，音频信号管脚采用悬空处理，SiI9134功能可以通过芯片的I2C接口进行配置，在此采用STM32F103VCT6完成通过I2C接口对SiI9134的初始化，使其工作在DVI1.0模式下。SiI9134电路接口图见图3。 4.3 ?SDRAM接口部分硬件设计[3?4] 由于动态存储器存储单元存在漏电现象，为了保持每个存储单元数据的正确性，HY57V641620HG必须保证在64 ms内对所有的存储单元刷新一遍。一个自动刷新周期只能刷新存储单元的一个行，每次刷新操作后内部刷新地址计数器自动加“1”。只有在所有体都空闲（因为4个体的对应行同时刷新）并且未处于低功耗模式时才能启动自动刷新操作，刷新操作执行期间只能输入空操作，刷新操作执行完毕后所有体都进入空闲状态。该器件可以每间隔7.8 μs 执行一次自动刷新命令，也可以在64 ms内的某个时间段对所有单元集中刷新一遍，本设计采用的就是SDRAM的自动刷新模式，下图为HY57V641620HG与FPGA的接口电路设计图见图4。 4.4 ?显示数据产生电路设计 DVI接口需要显示的数据由STM32F103VCT6产生后通过FSMC接口送进FPGA，可变静态存储控制器（Flexible Static Memory Controller，FSMC）是STM32系列中内部集成的高存储密度微控制器特有的存储控制机制。通过对特殊功能寄存器的设置，FSMC能够根据不同的外部存储器类型，发出相应的数据/地址/控制信号类型以匹配信号的速度，从而使得STM32系列微控制器不仅能够应用各种不同类型、不同速度的外部静态存储器。在本设计中把FSMC接口配置成16位的8080接口模式与FPGA通信，实现数据交换，接口电路如图5所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t4.tif> 图4 HY57V641620HG与FPGA接口电路 <E：＼王芳＼现代电子技术201502＼Image＼09t5.tif> 图5 STM32数据显示数据发生接口电路 5 ?系统软件设计 5.1 ?FPGA逻辑软件设计 显示逻辑需要与STM32通信完成显示数据的读取，并将其送入SDRAM中缓存，完成缓存数据更新后，即可从SDRAM中读取数据通过DVI视频信号编码逻辑生成需要的RGB并行数据信号，送入DVI编码芯片，编码为串行TMDS视频数据。数据读写显示逻辑的原理框如图6所示。 5.2 ?显示数据发生软件设计[5] FPGA显示逻辑类似于计算机显卡的功能，本身不产生显示内容，需要显示的内容由CPU产生，本设计使用STM32来产生显示数据， STM32上电完成内部硬件初始化后，STM32从存储于自身FLASH的字库中读取需要显示的字库信息，通过FSMC接口送入显存SDRAM中，完成一帧图像的输入后，由启动FPGA显示逻辑，完成DVI数据输出的显示刷新，显示程序的流程图如图7所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t6.tif> 图6 数据读写显示逻辑框图 <E：＼王芳＼现代电子技术201502＼Image＼09t7.tif> 图7 数据显示程序流程图 6 ?实验结果和结论 为了验证DVI视频信号发生器的实际效果，使用视频信号采集器对信号发生器实际的输出信号进行采集记录，并使用IRIG?B码为采集器授时，采集器完成图像采集记录并图像叠加时间信息，测试视频的截图见图8。 <E：＼王芳＼现代电子技术201502＼Image＼09t8.tif> 图8 视频信号采集器采集的图像 7 ?结 ?语 基于FPGA的DVI视频信号发生器，在设计过程中，创新性地使用STM32外部特有的FSMC接口，完成了处理器和FPGA的数据交换，以较低的功耗和较小的板卡体积实现了多种时序DVI视频信号的产生，为便携式工业DVI视频应用提供了一种新的解决方案。 参考文献 [1] ?林国平.新型DVI数字视频接口电路的研究[J].电子设计工程，2011，19（12）：163?165. [2] 李政江，陈文彬，何其锐.DVI接口应用系统的设计[J].国外电子元器件，2007（3）：31?34. [3] 刘云清，佟首峰，姜会林.利用FPGA实现SDRAM控制器的设计[J].长春理工大学学报，2005，28（4）：47?50. [4] 田丰，邓建国，李巍，等.SDRAM控制器的设计与VHDL实现[J].电子技术应用，2005，31（2）：74?77. [5] STMicroelectronics. STM32 Reference manual （RM0008） [EB/OL]. [2012?11?21]. http：// www.download.csdn.net. [6] 陈沛文.图像DVI输出的FPGA实现[J].现代电子技术，2005，28（10）：63?65. 4.4 ?显示数据产生电路设计 DVI接口需要显示的数据由STM32F103VCT6产生后通过FSMC接口送进FPGA，可变静态存储控制器（Flexible Static Memory Controller，FSMC）是STM32系列中内部集成的高存储密度微控制器特有的存储控制机制。通过对特殊功能寄存器的设置，FSMC能够根据不同的外部存储器类型，发出相应的数据/地址/控制信号类型以匹配信号的速度，从而使得STM32系列微控制器不仅能够应用各种不同类型、不同速度的外部静态存储器。在本设计中把FSMC接口配置成16位的8080接口模式与FPGA通信，实现数据交换，接口电路如图5所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t4.tif> 图4 HY57V641620HG与FPGA接口电路 <E：＼王芳＼现代电子技术201502＼Image＼09t5.tif> 图5 STM32数据显示数据发生接口电路 5 ?系统软件设计 5.1 ?FPGA逻辑软件设计 显示逻辑需要与STM32通信完成显示数据的读取，并将其送入SDRAM中缓存，完成缓存数据更新后，即可从SDRAM中读取数据通过DVI视频信号编码逻辑生成需要的RGB并行数据信号，送入DVI编码芯片，编码为串行TMDS视频数据。数据读写显示逻辑的原理框如图6所示。 5.2 ?显示数据发生软件设计[5] FPGA显示逻辑类似于计算机显卡的功能，本身不产生显示内容，需要显示的内容由CPU产生，本设计使用STM32来产生显示数据， STM32上电完成内部硬件初始化后，STM32从存储于自身FLASH的字库中读取需要显示的字库信息，通过FSMC接口送入显存SDRAM中，完成一帧图像的输入后，由启动FPGA显示逻辑，完成DVI数据输出的显示刷新，显示程序的流程图如图7所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t6.tif> 图6 数据读写显示逻辑框图 <E：＼王芳＼现代电子技术201502＼Image＼09t7.tif> 图7 数据显示程序流程图 6 ?实验结果和结论 为了验证DVI视频信号发生器的实际效果，使用视频信号采集器对信号发生器实际的输出信号进行采集记录，并使用IRIG?B码为采集器授时，采集器完成图像采集记录并图像叠加时间信息，测试视频的截图见图8。 <E：＼王芳＼现代电子技术201502＼Image＼09t8.tif> 图8 视频信号采集器采集的图像 7 ?结 ?语 基于FPGA的DVI视频信号发生器，在设计过程中，创新性地使用STM32外部特有的FSMC接口，完成了处理器和FPGA的数据交换，以较低的功耗和较小的板卡体积实现了多种时序DVI视频信号的产生，为便携式工业DVI视频应用提供了一种新的解决方案。 参考文献 [1] ?林国平.新型DVI数字视频接口电路的研究[J].电子设计工程，2011，19（12）：163?165. [2] 李政江，陈文彬，何其锐.DVI接口应用系统的设计[J].国外电子元器件，2007（3）：31?34. [3] 刘云清，佟首峰，姜会林.利用FPGA实现SDRAM控制器的设计[J].长春理工大学学报，2005，28（4）：47?50. [4] 田丰，邓建国，李巍，等.SDRAM控制器的设计与VHDL实现[J].电子技术应用，2005，31（2）：74?77. [5] STMicroelectronics. STM32 Reference manual （RM0008） [EB/OL]. [2012?11?21]. http：// www.download.csdn.net. [6] 陈沛文.图像DVI输出的FPGA实现[J].现代电子技术，2005，28（10）：63?65. 4.4 ?显示数据产生电路设计 DVI接口需要显示的数据由STM32F103VCT6产生后通过FSMC接口送进FPGA，可变静态存储控制器（Flexible Static Memory Controller，FSMC）是STM32系列中内部集成的高存储密度微控制器特有的存储控制机制。通过对特殊功能寄存器的设置，FSMC能够根据不同的外部存储器类型，发出相应的数据/地址/控制信号类型以匹配信号的速度，从而使得STM32系列微控制器不仅能够应用各种不同类型、不同速度的外部静态存储器。在本设计中把FSMC接口配置成16位的8080接口模式与FPGA通信，实现数据交换，接口电路如图5所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t4.tif> 图4 HY57V641620HG与FPGA接口电路 <E：＼王芳＼现代电子技术201502＼Image＼09t5.tif> 图5 STM32数据显示数据发生接口电路 5 ?系统软件设计 5.1 ?FPGA逻辑软件设计 显示逻辑需要与STM32通信完成显示数据的读取，并将其送入SDRAM中缓存，完成缓存数据更新后，即可从SDRAM中读取数据通过DVI视频信号编码逻辑生成需要的RGB并行数据信号，送入DVI编码芯片，编码为串行TMDS视频数据。数据读写显示逻辑的原理框如图6所示。 5.2 ?显示数据发生软件设计[5] FPGA显示逻辑类似于计算机显卡的功能，本身不产生显示内容，需要显示的内容由CPU产生，本设计使用STM32来产生显示数据， STM32上电完成内部硬件初始化后，STM32从存储于自身FLASH的字库中读取需要显示的字库信息，通过FSMC接口送入显存SDRAM中，完成一帧图像的输入后，由启动FPGA显示逻辑，完成DVI数据输出的显示刷新，显示程序的流程图如图7所示。 <E：＼王芳＼现代电子技术201502＼Image＼09t6.tif> 图6 数据读写显示逻辑框图 <E：＼王芳＼现代电子技术201502＼Image＼09t7.tif> 图7 数据显示程序流程图 6 ?实验结果和结论 为了验证DVI视频信号发生器的实际效果，使用视频信号采集器对信号发生器实际的输出信号进行采集记录，并使用IRIG?B码为采集器授时，采集器完成图像采集记录并图像叠加时间信息，测试视频的截图见图8。 <E：＼王芳＼现代电子技术201502＼Image＼09t8.tif> 图8 视频信号采集器采集的图像 7 ?结 ?语 基于FPGA的DVI视频信号发生器，在设计过程中，创新性地使用STM32外部特有的FSMC接口，完成了处理器和FPGA的数据交换，以较低的功耗和较小的板卡体积实现了多种时序DVI视频信号的产生，为便携式工业DVI视频应用提供了一种新的解决方案。 参考文献 [1] ?林国平.新型DVI数字视频接口电路的研究[J].电子设计工程，2011，19（12）：163?165. [2] 李政江，陈文彬，何其锐.DVI接口应用系统的设计[J].国外电子元器件，2007（3）：31?34. [3] 刘云清，佟首峰，姜会林.利用FPGA实现SDRAM控制器的设计[J].长春理工大学学报，2005，28（4）：47?50. [4] 田丰，邓建国，李巍，等.SDRAM控制器的设计与VHDL实现[J].电子技术应用，2005，31（2）：74?77. [5] STMicroelectronics. STM32 Reference manual （RM0008） [EB/OL]. [2012?11?21]. http：// www.download.csdn.net. [6] 陈沛文.图像DVI输出的FPGA实现[J].现代电子技术，2005，28（10）：63?65. |
| 随便看 |
|
科学优质学术资源、百科知识分享平台，免费提供知识科普、生活经验分享、中外学术论文、各类范文、学术文献、教学资料、学术期刊、会议、报纸、杂志、工具书等各类资源检索、在线阅读和软件app下载服务。